Stratix III设备系列概述
Stratix®III系列提供了最先进的架构，
市场上高性能、低功耗的FPGAs。
通过Altera的创新，Stratix III FPGAs降低了功耗
可编程电源技术，提供打开
需要时的性能，并降低不在的块的功耗
使用。可选的核心电压和最新的硅工艺优化
用于提供业界最低功率、高性能的FPGAs。
专门为易于使用和快速系统集成而设计的Stratix III
FPGA系列提供了两种经过优化的变体，以满足不同的应用需求：
Stratix III L系列为
主流应用。
Stratix III E系列以数据为中心，具有丰富的内存和乘法器
应用。
模块化I/O银行，具有用于垂直迁移的通用银行结构
高速I/O封装和芯片增强的效率和灵活性
动态片上终端、输出延迟和电流强度控制提供
一流的信号完整性。
基于1.1V，65nm全层铜SRAM工艺，Stratix III系列是
定制asic和可编程处理器的可编程替代品
高性能逻辑、数字信号处理（DSP）和嵌入式设计。
Stratix III设备通过volatile提供可选的配置位流安全
或非易失性256位高级加密标准（AES）加密。在哪里？
需要超高可靠性，Stratix III设备包括自动错误检测
通过配置随机访问中的软错误检测数据损坏的电路
内存（CRAM）和用户内存单元。
功能摘要
Stratix III设备具有以下特点：
48000至338000等效逻辑元件（LEs）（参考表1-1）
2430至20497 Kbits的增强TriMatrix内存，由三个RAM组成
实现真正双端口内存和FIFO缓冲区的块大小
高速数字信号处理器模块提供9×9、12×12、18×18，
以及36×36乘法器（在高达550mhz的频率下），乘法累加函数，以及
有限脉冲响应（FIR）滤波器
输入/输出：接地：压水比为8:1:1，以及模具和包装上的去耦
稳健信号完整性
可编程功率技术，最大限度地减少功率，同时最大化
设备性能
可选择的核心电压，可用于低压设备（L订购代码后缀），
允许选择最低功耗或最高性能的操作
每个设备最多16个全球时钟、88个区域时钟和116个外围时钟
每个设备最多12个锁相环（PLL），支持PLL重新配置，
时钟切换、可编程带宽、时钟合成和动态相位
移动
在所有I/O排上支持专用DQ逻辑的存储器接口
支持高速外部存储器接口，包括DDR、DDR2，
DDR3 SDRAM、RLDRAM II、QDR II和QDR II+SRAM，最多24个模块
I/O银行
多达1104个用户I/O引脚，排列在24个模块化I/O排中，支持广泛的
工业I/O标准范围
动态片上终端（OCT），支持所有I/O的自动校准
银行
高速差分I/O支持，带序列化器/反序列化器（SERDES）和
1.6gbps动态相位对准（DPA）电路
支持高速网络和通信总线标准，包括
SPI-4.2、SFI-4、SGMII、Utopia IV、10千兆以太网XSBI、快速I/O和核动力源
唯一支持256位AES的高密度、高性能FPGA
保护设计的易失性和非易失性安全密钥
强大的芯片内热插接和电源顺序支持
配置存储器错误的集成循环冗余检查（CRC）
高可用性系统支持的临界错误检测
内置纠错编码（ECC）电路，用于检测和纠正
M144K TriMatrix内存块
Nios®II嵌入式处理器支持
支持Altera®MegaCore®的多种知识产权功能
公司首页
来自：深圳市明佳达电子有限公司
